• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    描述具有導電特徵物之設備和用於形成導電特徵物之方法。孔洞形成於基板中，並且導電材料沉積到孔洞中。除去佔據該孔洞之第一縱向部分之該導電材料之一部分，並且佔據該孔洞的第二縱向部分的導電特徵物保留在該基板中。
    公开号:TW201322403A
    申请号:TW101136601
    申请日:2012-10-03
    公开日:2013-06-01
    发明作者:Sehat Sutardja
    申请人:Marvell World Trade Ltd；
    IPC主号:H01L21-00
    专利说明:
    除去導電材料以在基板中形成導電特徵物【參考相關申請案】
    本公開要求2011年10月3日提交的美國臨時專利申請No.61/542,744的優先權，除了和該申請不一致的那些章節(如果存在)，出於所有目的，整個說明書通過引用的方式全部併入。
    本公開之實施例系有關於積體電路領域，更具體地，系有關於形成穿透矽通孔的技術。
    本文提供的背景技術描述為了通常表示本公開的上下文。本文命名的發明人的工作，在一定程度上在該背景技術部分、以及在提交時不可以定性為現有技術的說明書的方面中描述，絕非清晰地和明確地提出為針對本公開的現有技術。
    積體電路器件例如電晶體形成在半導體晶片或晶片上。積體電路特徵物的尺寸規格連續至更小的維度。這些特徵物的縮小維度正在挑戰在基板形成特徵物例如穿透矽通孔(TSV)的常規技術。
    常規通道是使用化學蝕刻以通過矽或其他基材產生隧道來進行製備。然後，孔洞填充導電材料以形成通道。常規化學蝕刻技術，如果施加至相對較小的TSV的形成物例如直徑10-20 μm級別的通道，會導致圓錐形TSV，其在矽表面的頂部具有相對較大的直徑，並且在矽表面的底部具有相對較小的直徑。結果，使用常規技術形成的TSV不能緊密地定位在一起或接近其他封裝或積體電路特徵物，從而稍微消除較小直徑TSV的益處。 發明概要
    在一個實施例中，本公開提供一種形成導電特徵物之方法。孔洞在基板中形成，並且導電材料沉積到該孔洞中。除去佔據該孔洞之第一縱向部分之該導電材料之一部分，使得佔據該孔洞之第二縱向部分之至少一個導電特徵物保留。孔洞可包括凹槽，該凹槽從該孔洞之中間向外延伸，和橫穿該孔洞之垂直維度。導電特徵物可至少部分設置在該凹槽內。
    在另外的實施例中，本公開提供一種設備，具有基板以及在該基板內限定的一孔洞。第一導電特徵物從該基板之頂表面橫穿至該基板之底表面。通過除去沉積到孔洞中的物質之縱向連續部分，形成第一導電特徵物。第一導電特徵物可以是穿透-矽通孔。孔洞可包括中間部分和多個側面特徵物，並且第一導電特徵物可設置到多個側面特徵物中之一個中。
    100‧‧‧基板
    102‧‧‧孔洞
    104‧‧‧側面特徵物
    106‧‧‧導電材料
    108‧‧‧導電特徵物
    110‧‧‧中間部分
    120‧‧‧介電層
    122‧‧‧金屬層
    124‧‧‧介電層
    126‧‧‧材料
    300‧‧‧基板
    302‧‧‧導電特徵物
    304‧‧‧孔洞
    310‧‧‧導電特徵物
    312‧‧‧孔洞
    314‧‧‧孔洞
    316‧‧‧側面特徵物
    400‧‧‧方法
    402‧‧‧在基材中形成孔洞
    404‧‧‧在基材中沉積導電材料
    406‧‧‧除去導電材料的一部分
    408‧‧‧將介電材料沉積到孔洞的第一縱向部分中
    通過下列詳細描述並結合附圖，本公開之實施例將是容易理解的。為了促進該描述，類似的附圖標記表示類似的結構元件。本文的實施例通過的例子的方式示出，並且絕不限制附圖中使用的圖。
    圖1A-D示出在各種製造階段具有導電特徵物的基板的頂級視圖。
    圖1E-I示出在各種製造階段導電特徵物的示例性實施例的頂級視圖。
    圖2A-D示出在各種製造階段具有導電特徵物的基板的三維透視圖。
    圖3A和3B示出根據各種實施例示例性導電特徵物的頂級視圖。
    圖4是製造本文所述的半導體封裝的方法的流程圖。
    本公開之實施例描述製造穿透矽通孔和其他類似封裝與積體電路特徵物之方法。實施例包括製造相對較小的導電特徵物，例如直徑小於20 μm的通道。如上面注意的，常規化學蝕刻技術不適於製造具有相對較小直徑的通道，因為這些技術導致圓錐形通道。本文公開的技術包括在基板中鑽孔相對較大的孔洞，使用導電材料塗敷這些孔洞之內部表面，然後除去導電材料之一部分，使得一個或多個相對較小的垂直導電特徵物保留在孔洞內。
    圖1A-D示出在各種製造階段具有導電特徵物的基板的頂級視圖。參照圖1A，孔洞102形成於基板100中。孔洞102鑽孔，例如使用機械鑽孔、鐳射鑽孔或一些其他鑽孔類型。在圖1A-D中示出的例子中，孔洞102包括數個側面特徵物104。側面特徵物104可以是凹槽、溝槽或其他特徵物，它們從孔洞102的中間向外延伸，並且從基板100的底表面向下縱向穿過孔洞102，至基板100的頂表面。側面特徵物104可以具有不同形狀，例如圓形、半-圓形、方形或矩形。基板100可包含矽(Si)、矽-鍺(SiGe)、鍺(Ge)、砷化鎵(GaAs)或其他合適的基板材料。
    參照圖1B，導電材料106置於孔洞102中。導電材料106可以是例如鋁(Al)、銅(Cu)、鋁-銅合金、鎳(Ni)或其他導電材料。導電材料106通過電沉積、蒸發、濺射方法或其他合適的方式來沉積。儘管圖1B中示出的例子顯示孔洞102完全填充導電材料106，在實施例中孔洞102的一部分可以是未填充的。該例子示於圖1C中，其中導電材料106置於孔洞102中，足以塗敷孔洞102的內表面，並且填充側面特徵物104。
    例如通過使用例如化學蝕刻或一些其他蝕刻方法，導電材料106的一個或多個縱向部分蝕刻掉。在圖1D中，導電材料106示出為蝕刻掉，直到一個或多個導電特徵物108保留。導電特徵物108佔據孔洞102的縱向部分。在圖1D中示出的例子中，導電特徵物108設置在側面特徵物104內。在導電材料106的一部分被蝕刻掉後，材料例如非導電介電材料可沉積到孔洞102的中間部分110中。介電材料(未示出)可全部或部分填充中間部分110。導電特徵物108可用作穿透矽通孔(TSV)、穿透封裝通孔(TPV)或類似的特徵物。
    導電材料106至少蝕刻掉，直到所得導電特徵物108彼此物理分離。沉積到中間部分110中之介電材料可增強導電特徵物108之間的電絕緣。
    孔洞102的直徑可以為約50 μm至200 μm，並且導電特徵物108的最寬側面維度可以小於20 μm，例如5 μm至20 μm的級別。此外，相鄰導電特徵物108可以彼此相對接近，例如分開5 μm至40 μm。如前面注意的，使用常規化學蝕刻方法形成具有這樣相對較小直徑的TSV或其他導電特徵物通常導致圓錐形TSV，從而使得難以或不可能使這些TSV緊密在一起地分割，而一個TSV不碰撞到另一個TSV上。但本公開之實施例包括導電特徵物例如導電特徵物108，其沿著它們的長度具有基本上均勻的形狀和尺寸，並且因此可相對緊密在一起地分割，從而比使用常規方法形成導電特徵物佔據較小的空間。
    圖1E-I示出在各種製造階段導電特徵物108的示例性實施例的頂級視圖。儘管示出僅僅一個導電特徵物108，但是應該理解圖1E-I應用至多個導電特徵物108。
    圖1E示出沉積到孔洞102內的介電層或絕緣層120。介電層120沉積以通常適形側面特徵物104的輪廓。如果需要，介電層120可以通過使用例如化學蝕刻或一些其他蝕刻方法來蝕刻。
    圖1F示出導電材料在介電層120上的孔洞102內沉積以提供金屬層122。導電材料可以是例如鋁(Al)、銅(Cu)、鋁-銅合金、鎳(Ni)或其他導電材料。導電材料通過電沉積、蒸發、濺射方法或其他合適的方法來沉積。如圖1G中所示，金屬層122然後蝕刻為使得金屬層122基本上在導電特徵物108內。
    圖1H示出介電層124沉積在金屬層122上的孔洞102內。如果需要，介電層124可蝕刻。這種其他介電層124用於絕緣金屬層122。
    參照圖1I，然後孔洞102的中間部分110可填充材料126。依照各種實施例，材料126是介電材料。在這些實施例中，中間部分110中沉積的介電材料可增強導電特徵物108之間的電絕緣。依照其他實施例，材料126是導電材料。在這些實施例中，孔洞102內的導電材料允許連接例如地面。
    圖2A-D示出在各種製造階段具有導電特徵物的基板的三維透視圖。圖2A對應於圖1A中示出的製造的相同或類似製造。圖2B對應於圖1B中示出的製造的相同或類似製造。圖2C對應於圖1C中示出的製造的相同或類似製造。以及圖2D對應於圖1D中示出的製造的相同或類似製造。
    參照圖2D，導電特徵物108橫穿孔洞102的縱向維度。因此，導電特徵物108可以起到在基板100的頂部和底部上部或附近安裝的特徵物的導體。
    圖3A和3B示出根據本公開的各種實施例的示例性導電特徵物的頂級視圖。圖1A-D中示出的例子顯示形成導電特徵物，其整個佔據孔洞之外部邊緣中形成的側面特徵物或凹槽。在圖1A-D的實施例中，導電材料蝕刻為使得導電特徵物108充滿形成它們的孔洞102的內部表面。圖3A中示出的例子顯示具有導電特徵物302的基板300，其通過蝕刻導電材料至該點而形成，在該點導電特徵物彼此物理分離，但未充滿孔洞之內部表面，並且朝向孔洞304的中間向內延伸。據此，根據實施例形成的導電特徵物302可以採用多種形狀。
    在圖3B中示出的例子中，三角形導電特徵物310通過下列方式形成到基板312中：塗敷具有方形內部和三角形側面特徵物316的孔洞314的內部表面。儘管圖3B中示出的例子顯示導電特徵物310未充滿孔洞312的內部，但是導電特徵物310也可以形成為使得類似圖3A中示出的導電特徵物302，它們朝向孔洞向內延伸。
    圖1A-D和圖2A-D中示出的例子包括圓形孔洞102，其具有圓形側面特徵物104。但實施例例如圖3B中示出的實施例不限於圓狀孔洞和圓形側面特徵物。在各種實施例中，孔洞之內部可以基本上是方形、矩形、橢圓形、三角形、平行四邊形、四邊形、多邊形等。在各種實施例中，側面特徵物可同樣是彎曲、三角形、方形、平行四邊形、四邊形、多邊形等。在各種實施例中，孔洞可以形成在沒有側面特徵物或凹槽的基板中。例如，方形孔洞可以形成在基板中，導電材料沉積以塗敷方形孔洞之內部表面，然後使用蝕刻方法以使僅有方形孔洞的轉角填充導電材料，從而在縱向橫穿孔洞的轉角中形成四個導電特徵物。類似的實施例可以利用三角形的孔洞、星型孔洞、五邊形孔洞等。
    圖4是方法400的例子的流程圖，其參照圖1A-D,2A-D和3A-B製造本文所述的半導體封裝。在402，孔洞形成於基板中。基板可包含矽(Si)，矽-鍺(SiGe)，鍺(Ge)，砷化鎵(GaAs)或其他合適的基板材料。孔洞可以鑽孔，例如使用機械鑽孔或鐳射鑽孔，或以一些其他合適的方式形成。孔洞可包括一個或多個側面特徵物，例如凹槽或溝槽，它們從孔洞的中間向外延伸，並且橫穿孔洞的垂直維度。
    孔洞可以是多種形狀中的一種。例如，孔洞可以基本上是方形、矩形、橢圓形、三角形、平行四邊形、四邊形、多邊形、不規則形或一些其他形狀。在其中孔洞包括側面特徵物例如凹槽或溝槽的實施例中，在各種實施例中，孔洞之內部可以基本上是方形、矩形、橢圓形、三角形、平行四邊形、四邊形、多邊形、不規則形等。在這些實施例中，側面特徵物可以是彎曲、三角形、方形、平行四邊形、四邊形、多邊形、不規則形等。實施例不限於任何一種或多種特定形狀的孔洞和側面特徵物。
    在404，導電材料沉積到孔洞中。導電材料可完全或部分填充孔洞。在任何情況下，導電材料沉積足以基本塗敷孔洞的內表面，包括在這樣的實施例中填充一個或多個側面特徵物，其中孔洞形成具有一個或多個側面特徵物。導電材料可以是鋁(Al)、鋁-銅合金、銅(Cu)，鎳(Ni)或其他導電材料。
    在406，導電材料之一部分從孔洞除去。佔據孔洞的第一縱向部分的導電材料之一部分被除去，使得佔據孔洞的第二縱向部分的導電材料的至少一個連續部分保留在基板中。之前除去的基板的一部分橫穿孔洞的一部分，並且保留的基板的一部分也橫穿孔洞的長度。在其中孔洞具有側面特徵物例如凹槽或溝槽的實施例中，保留的導電材料之一部分至少部分保留設置在一個側面特徵物中。如果多個側面特徵物存在於孔洞中時，多個導電材料部分保留在孔洞中，至少部分位元元於側面特徵物中。在除去導電材料的部分時如果多個導電特徵物保留在孔洞中，多個導電特徵物彼此物理分離，使得它們適合為單獨通道或其他導電特徵物類型。根據多個實施例，多個導電特徵物可同時產生。
    在408，介電材料沉積到孔洞中。介電材料可佔據空間的所有或一些，其中導電材料從孔洞中除去，並且可發揮作用以彼此物理和/或電絕緣導電特徵物。
    上述說明可以使用透視基描述，例如上/下、頂部、底部等。這種描述僅僅用於促進討論，並且不旨在將本文所述的實施例的應用限制為任何特定方形。
    為了本公開的目的，措辭“A/B”是指A或B。為了本公開的目的，措辭“A和/或B”是指“(A),(B)或(A和B)，”為了本公開的目的，措辭“至A,B和C中的少一個”是指“(A),(B),(C),(A和B),(A和C),(B和C)或(A,B和C)。”為了本公開的目的，措辭“(A)B”是指“(B)或(AB)”，即A是可任選的元件。
    各種操作描述為以這樣的方式運行的多個分立操作，該方式為最有助於理解所要求的主題。然而，描述的次序不應該理解為暗示這些操作是必須的次序依賴性的。特別地，這些操作不可以以展示的次序來進行。描述的操作可以以和所述實施例不同的方式來進行。各種另外的操作可進行和/或在另外的實施例中所述的操作可忽略。
    說明書使用措辭“在一個實施例中”、“在實施例中”或類似的語言可分別是指一個或多個相同或不同的實施例。另外，系有關於本公開之實施例的術語“包含、”“包括、”“具有”等是同義的。
    儘管本文描述和示出某些實施例，但是在不偏離本公開的範圍的情況下，大量可替換和/或等同的實施例或實施方式計算以實現相同的目的，該目的為可以替換描述和示出的實施例。該公開旨在覆蓋本文討論的實施例的任何使用或變化。因此，其明顯地旨在本文所述的實施例僅僅受到申請專利範圍及其等同形式限制。
    100‧‧‧基板
    102‧‧‧孔洞
    104‧‧‧側面特徵物
    权利要求:
    Claims (20)
    [1] 一種方法，包括：在一基板中形成一孔洞；將一導電材料沉積到該孔洞中；及除去佔據該孔洞之第一縱向部分之該導電材料之一部分，使得佔據該孔洞之第二縱向部分之至少一個導電特徵物保留在該基板中。
    [2] 如申請專利範圍第1項之方法，其中：該孔洞包括凹槽，該凹槽(i)從該孔洞之中間向外延伸，及(ii)橫穿該孔洞之垂直維度；及該至少一個導電特徵物至少部分設置在該凹槽內。
    [3] 如申請專利範圍第2項之方法，其中除去的該導電材料之一部分至少部分從該孔洞之中間部分除去。
    [4] 如申請專利範圍第1項之方法，其中該孔洞基本上是圓形、多邊形或不規則形狀的。
    [5] 如申請專利範圍第1項之方法，還包括在除去該導電材料之一部分之後，將一介電材料沉積到該孔洞中。
    [6] 如申請專利範圍第1項之方法，其中：該孔洞包括在該孔洞之外部邊緣上的多個凹槽，多個凹槽均橫穿該孔洞之垂直維度；及除去該導電材料之一部分包括：除去該導電材料之一部分，使得多個導電特徵物至少部分相應地設置在多個凹槽中。
    [7] 如申請專利範圍第6項之方法，其中多個導電特徵物彼此物理分離。
    [8] 如申請專利範圍第1項之方法，其中在該基板中形成該孔洞包括對該孔洞進行鑽孔。
    [9] 如申請專利範圍第1項之方法，其中：該孔洞包括中間部分和多個側面特徵物；及該至少一個導電特徵物佔據多個側面特徵物中之一個。
    [10] 一種設備，包括：一基板；在該基板內限定的一孔洞；及第一導電特徵物，其從該基板之頂表面橫穿至該基板之底表面，通過除去導電物質之縱向連續部分形成的第一導電特徵物沉積到該基板中之該孔洞中。
    [11] 如申請專利範圍第10項之設備，還包括第二導電特徵物，其從該基板之頂表面橫穿至該基板之底表面，該第二導電特徵物也通過除去導電物質之縱向連續部分形成，其中該第一導電特徵物和該第二導電特徵物彼此物理分離。
    [12] 如申請專利範圍第11項之設備，其中該第一和第二導電特徵物是穿透矽通孔。
    [13] 如申請專利範圍第11項之設備，其中該第一導電特徵物和該第二導電特徵物之間的距離小於20 μm。
    [14] 如申請專利範圍第10項之設備，其中該第一導電特徵物之最寬側向部分小於20 μm。
    [15] 如申請專利範圍第10項之設備，其中：該孔洞，包括在該孔洞之內部表面上限定的凹槽，該凹槽橫穿該孔洞之垂直維度；及該第一導電特徵物至少部分設置在該凹槽內。
    [16] 如申請專利範圍第15項之設備，其中該導電物質之縱向連續部分至少從該孔洞之內部除去。
    [17] 如申請專利範圍第10項之設備，還包括沉積到該孔洞中之介電材料。
    [18] 如申請專利範圍第10項之設備，其中：該孔洞包括中間部分和多個側面特徵物；及該第一導電特徵物設置在多個側面特徵物之一個中。
    [19] 如申請專利範圍第18項之設備，其中多個側面特徵物基本上是圓形、三角形或多邊形的。
    [20] 如申請專利範圍第10項之設備，其中該孔洞基本上是圓形、多邊形或不規則形狀的。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI463584B|2014-12-01|將淺溝槽隔離及穿透基板之通孔整合至積體電路設計中
    DE112010005236B4|2018-05-09|Rückseitenpseudostecker für 3D-Integration
    TWI511248B|2015-12-01|多孔基材中之通路
    CN102301465B|2014-12-24|贯穿衬底的通路
    US8455357B2|2013-06-04|Method of plating through wafer vias in a wafer for 3D packaging
    JP2014042014A|2014-03-06|側壁導体を有する積層マイクロ電子パッケージおよびその製造方法
    JP2007005403A|2007-01-11|半導体基板への貫通配線の形成方法
    US20170294376A1|2017-10-12|Reliable packaging and interconnect structures
    EP2826066B1|2020-07-08|Semiconductor devices with close-packed via structures having in-plane routing and method of making same
    US9330975B2|2016-05-03|Integrated circuit substrates comprising through-substrate vias and methods of forming through-substrate vias
    CN102376689A|2012-03-14|具有台阶的硅通孔结构及其制备工艺
    JP4552770B2|2010-09-29|半導体基板への貫通配線の形成方法
    TWI545711B|2016-08-11|除去導電材料以在基板中形成導電特徵物
    US9991204B2|2018-06-05|Through via structure for step coverage improvement
    CN209045540U|2019-06-28|半导体结构
    Dixit et al.2015|Via technologies for MEMS
    JP2011151138A|2011-08-04|半導体装置の製造方法
    JP5596773B2|2014-09-24|半導体装置の製造方法
    CN105742226A|2016-07-06|半导体器件制造方法
    TW201533874A|2015-09-01|柱狀凸塊嵌陷於矽穿孔之晶片結構
    同族专利:
    公开号 | 公开日
    US20150024590A1|2015-01-22|
    CN103946972B|2017-08-04|
    US20130082359A1|2013-04-04|
    US8847364B2|2014-09-30|
    US9312176B2|2016-04-12|
    TWI545711B|2016-08-11|
    CN103946972A|2014-07-23|
    EP2764537A1|2014-08-13|
    WO2013050877A1|2013-04-11|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US4543715A|1983-02-28|1985-10-01|Allied Corporation|Method of forming vertical traces on printed circuit board|
    US6077780A|1997-12-03|2000-06-20|Advanced Micro Devices, Inc.|Method for filling high aspect ratio openings of an integrated circuit to minimize electromigration failure|
    US20040251047A1|2003-06-12|2004-12-16|International Business Machines Corporation|Via structure for increased wiring on printed wiring boards|
    US7129567B2|2004-08-31|2006-10-31|Micron Technology, Inc.|Substrate, semiconductor die, multichip module, and system including a via structure comprising a plurality of conductive elements|
    US7271482B2|2004-12-30|2007-09-18|Micron Technology, Inc.|Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods|
    EP2575166A3|2007-03-05|2014-04-09|Invensas Corporation|Chips having rear contacts connected by through vias to front contacts|
    SG150410A1|2007-08-31|2009-03-30|Micron Technology Inc|Partitioned through-layer via and associated systems and methods|
    JP2009260284A|2008-03-25|2009-11-05|Panasonic Corp|半導体素子、および半導体素子の製造方法|
    KR101046388B1|2009-06-15|2011-07-05|주식회사 하이닉스반도체|반도체 패키지|
    US7994044B2|2009-09-03|2011-08-09|Ati Technologies Ulc|Semiconductor chip with contoured solder structure opening|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US201161542744P| true| 2011-10-03|2011-10-03||
    US13/633,825|US8847364B2|2011-10-03|2012-10-02|Removing conductive material to form conductive features in a substrate|
    [返回顶部]